

T S1/5/1

1/5/1

DIALOG(R) File 351:Derwent WPI

(c) 2005 Thomson Derwent. All rts. reserv.

010202817 **Image available**

WPI Acc No: 1995-104071/199514

Related WPI Acc No: 2001-020238

XRPX Acc No: N95-082181

Digital colour photo copier - has judgement part to determine whether copy has to be approved or disapproved and process control part controls execution of copy based on judgement result

Patent Assignee: SHARP KK (SHAF)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 7030748	A	19950131	JP 93155030	A	19930625	199514 B
JP 3133865	B2	20010213	JP 93155030	A	19930625	200111

Priority Applications (No Type Date): JP 93155030 A 19930625

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
JP 7030748	A	41		H04N-001/40	
JP 3133865	B2	41		H04N-001/40	Previous Publ. patent JP 7030748

Abstract (Basic): JP 7030748 A

The digital colour photocopier has a process control part (40), a bill judgment part (38), a CCD sensor (5) and a CCD drive (64). The process control part has a RAM (43), a CPU (41), a ROM (42) and an input and output device (44) which has communication with an I/O device (51) of judgment part. The judgment part has a ROM (49), a RAM (50) and a CPU (48).

The process control part controls execution of a copy operation. The process control part checks the state of a judgment part. The judgment part judges whether a copy has to be approved or disapproved for copying. The process controller controls execution of a copy according to the judgment result of the judgment part.

ADVANTAGE - Prevents forgery of valuable documents.

Dwg.2/50

Title Terms: DIGITAL; COLOUR; PHOTO; COPY; JUDGEMENT; PART; DETERMINE; COPY ; APPROVE; PROCESS; CONTROL; PART; CONTROL; EXECUTE; COPY; BASED; JUDGEMENT; RESULT

Derwent Class: P84; S06; W02

International Patent Class (Main): H04N-001/40

International Patent Class (Additional): G03G-021/00

File Segment: EPI; EngPI

?

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-30748

(43) 公開日 平成7年(1995)1月31日

(51) Int.Cl.⁶

識別記号

庁内整理番号

F I

技術表示箇所

H 0 4 N 1/40

// G 0 3 G 21/00

4226-5C

H 0 4 N 1/40

Z

// G 0 3 G 21/00

審査請求 未請求 請求項の数11 O L (全 41 頁)

(21) 出願番号 特願平5-155030

(22) 出願日 平成5年(1993)6月25日

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 大西 一幸

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 藤本 好司

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74) 代理人 弁理士 梅田 勝

(54) 【発明の名称】 複写機

(57) 【要約】

【目的】 カラー複写機に於いて、紙幣などの有価証券の偽造防止に関するものであり、紙幣識別装置を取りはずすとコピーができなくなるようにすること。

【構成】 カラー複写機に於いて、複写動作の実行を制御する制御手段部から、複写の禁止と許可を判定する判定手段部に入力された信号を再び前記制御手段部へ戻す機能と、該制御手段部が該判定手段部の状態を確認する機能を追加した構成。



【特許請求の範囲】

【請求項1】 原稿画像情報から複写の禁止と許可を判定する判定手段部と、複写動作の実行を制御する制御手段部とを有し、前記判定手段部の判定結果に応じて前記制御手段部が複写の実行を制御するように構成された複写機において、前記制御手段部から前記判定手段部に入力された信号を前記制御手段部に戻すことにより、前記制御手段部が前記判定手段部の状態を確認することを特徴とする、複写機。

【請求項2】 前記制御手段部は、前記判定手段部へ出力する信号を、確認の動作毎に変化させることを特徴とする請求項1記載の複写機。

【請求項3】 前記制御手段部と前記判定手段部とが同じ情報を持ち、制御手段部が発した信号を、制御手段部と判定手段部とが独立に、前記情報を用いて変換した結果によって、判定手段部の状態を確認することを特徴とする請求項1および請求項2記載の複写機。

【請求項4】 前記制御手段部が発した信号が、前記判定手段部で、あらかじめ設定された時間だけ遅延したことにより、判定手段部の状態を確認することを特徴とする請求項1、および請求項2記載の複写機。

【請求項5】 前記判定手段部は、前記制御手段部に複写の禁止／許可判定結果を出力する信号線を持ち、判定手段部の装着状態を確認するための信号が、前記信号線を用いて送受されるように構成したことを特徴とする、請求項1から4に記載の複写機。

【請求項6】 前記判定手段部は、原稿画像情報から複写の禁止と許可の判定動作を実行中であっても、前記制御手段部からの信号に応答可能なように、判定動作のための回路部分と、状態確認のための応答回路部分とを、独立に、かつ物理的、電気的に分離不可能に構成したことを特徴とする、請求項1から5に記載の複写機。

【請求項7】 画像を電気信号に変換して画像信号を出力する信号処理手段部と、前記画像信号を入力として複写の禁止を判定すると同時にその画像信号を出力する判定手段部と、前記判定結果に基づき複写動作の実行を制御する制御手段部と、前記画像信号を入力として画像処理を行なう画像処理手段部と、前記信号処理手段部または前記画像処理手段部によって処理された画像信号を入力として印刷を行なう印刷手段部を構成要素として持つ画像形成装置において、前記信号処理手段部が出力する画像信号を前記判定手段部の中を経由して前記画像処理手段部あるいは、前記印刷手段部に供給することを特徴とする画像形成装置。

【請求項8】 画像を電気信号に変換して画像信号を出力する信号処理手段部と、前記画像信号に基づき複写の禁止を判定する判定手段部と、前記画像信号に基づき作像を実行、および制御する作像制御手段部と、前記信号処理手段部か前記判定手段部のどちらか一方に設けた、画像信号をコード化する手段と、前記判定手段部か前記

作像制御手段部のどちらか一方に設けた、コード化された画像信号を復元する手段とを持つことを特徴とする、請求項7記載の画像形成装置。

【請求項9】 前記画像信号のコード化手段と復元手段とが、共通の基準信号に応じてコード化、および復元処理を実行するように構成したことを特徴とする、請求項8記載の画像形成装置。

【請求項10】 画像情報から複写の禁止を判定する判定手段部を持つ画像形成装置において、

前記画像形成装置の電源投入状態に無関係に、前記判定手段部が前記画像形成装置から電気的、あるいは物理的に切離されたことを検知する手段と、前記検知手段の検知結果を記憶保持する手段と、前記記憶手段の記憶に応じて複写動作を制御する手段とを持つことを特徴とする画像形成装置。

【請求項11】 画像情報から複写の禁止を判定する判定手段部と、画像形成を制御する制御手段部と、一定時間を計時する手段部とを持つ画像形成装置において、前記計時装置が一定時間を計時完了したことによる信号によって、前記画像形成装置が複写を禁止するように制御されることを特徴とする画像形成装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は複写機、特にデジタルカラー複写機等の画像形成装置に関するものである。

【0002】

【従来の技術】カラー複写機の普及と複写画質の向上に伴い、紙幣や有価証券等の偽造件数が増加している。そのため、紙幣等の複写が行なわれた場合には、原稿画像中の紙幣の画像パターン等を認識して複写動作を禁止したり、あるいは複写物を黒くして偽造を不可能とする機能を持ったデジタルカラー複写機が実用化されている。通常、複写機の電気回路は複数の基板や回路ブロックにて構成されている。

【0003】したがって、上記のような複写機では、画像パターンの認識部と複写プロセスの制御部とが容易に分離可能となっていることが多い。

【0004】認識部では、画像中の紙幣パターンを認識し、その結果を複写プロセス制御部のマイクロプロセッサ等に伝える。複写が禁止されている原稿と判断された場合、複写制御部では、複写動作の停止処理や、あるいは形成途中のトナー像に黒トナーによるべた像を重ねるといった処理が実行され、紙幣等の偽造が防止されていた。

【0005】また、特開平4-332260「画像処理装置」においては、「（偽造防止のための）パターンデータ作成手段」に対して、このような問題が発生した場合のために、「アドオンキャラクタ生成部109により常にアクティブな状態に保たれて」いる信号線により、アドオンボードの装着状態を検知する方法、および、

「生成手段が記憶している所定の情報が所定の条件を満たす」ことを静的に確認することによる、アドオンボードの偽造防止が提案されている。

【0006】

【発明が解決しようとする課題】上記のような認識機能を設けた複写機であっても、認識部に何等かの工作をすることで認識機能を働かなくして、不正な複写を行なうことが可能となる。

【0007】これを避けるために、複写プロセス制御部と認識部とを物理的／回路的に不可分にすることも考えられるが、基板が大きくなって実装スペースが確保できなかったり、あるいは一部の回路の故障によって基板交換する場合などには、交換が必要最小限な部分に留まらないために修理費用が高くなったり、基板の動作チェックが各ブロック毎に行なえないためにメンテナンス性が低下したりといった問題があった。

【0008】又、新紙幣の発行があった場合などでは、認識部が新紙幣を認識できるように、認識部の一部、あるいは全部の交換や調整が必要となり、物理的／回路的に不可分にすることは、現実的ではない。更に特開平4-332260「画像処理装置」に記載されている方法では、回路やコネクタ部をショート等することで、容易に装着検知用に偽信号を入力できたり、簡単な測定器で信号を調べたりすることで、装着の確認動作を誤動作させるための回路基板等を容易に作成できる。

【0009】また上記のような認識手段部を持つ複写機であっても、新紙幣の発行によって紙幣デザインが変更され、新紙幣に対しては認識不可能となって偽造防止ができない場合が考えられる。このようなケースでは、市場に出回っている複写機の紙幣認識手段部を新紙幣対応に交換、あるいは一部修正する必要があるが、大量に出回っている複写機のすべてを、漏れなく新紙幣に対応するのは容易ではない。

【0010】

【課題を解決するための手段】本発明は上記課題の解決を目的としてなされたものであり、請求項1記載の複写機は、原稿画像情報から複写の禁止と許可を判定する判定手段部と、複写動作の実行を制御する制御手段部とを有し、前記判定手段部の判定結果に応じて前記制御手段部が複写の実行を制御するように構成された複写機において、前記制御手段部から前記判定手段部に入力された信号を前記制御手段部に戻すことにより、前記制御手段部が前記判定手段部の状態を確認することを特徴とする、複写機である。

【0011】請求項2記載の複写機は、前記制御手段部は、前記判定手段部へ出力する信号を、確認の動作毎に変化させることを特徴とする請求項1記載の複写機である。請求項3記載の複写機は、前記制御手段部と前記判定手段部とが同じ情報を持ち、制御手段部が発した信号を、制御手段部と判定手段部とが独立に、前記情報を用

いて変換した結果によって、判定手段部の状態を確認することを特徴とする請求項1および請求項2記載の複写機である。

【0012】請求項4記載の複写機は、前記制御手段部が発した信号が、前記判定手段部で、あらかじめ設定された時間だけ遅延したことにより、判定手段部の状態を確認することを特徴とする請求項1、および請求項2記載の複写機である。

【0013】請求項5記載の複写機は、前記判定手段部は、前記制御手段部に複写の禁止／許可判定結果を出力する信号線を持ち、判定手段部の装着状態を確認するための信号が、前記信号線を用いて送受されるように構成したことを特徴とする、請求項1から4に記載の複写機である。

【0014】請求項6記載の複写機は、前記判定手段部は、原稿画像情報から複写の禁止と許可の判定動作を実行中であっても、前記制御手段部からの信号に応答可能のように、判定動作のための回路部分と、状態確認のための応答回路部分とを、独立に、かつ物理的、電氣的に分離不可能に構成したことを特徴とする、請求項1から5に記載の複写機である。

【0015】請求項7記載の画像形成装置は、画像を電気信号に変換して画像信号を出力する信号処理手段部と、前記画像信号を入力として複写の禁止を判定すると同時にその画像信号を出力する判定手段部と、前記判定結果に基づき複写動作の実行を制御する制御手段部と、前記画像信号を入力として画像処理を行なう画像処理手段部と、前記信号処理手段部または前記画像処理手段部によって処理された画像信号を入力として印刷を行なう印刷手段部を構成要素として持つ画像形成装置において、前記信号処理手段部が出力する画像信号を前記判定手段部の中を経由して前記画像処理手段部あるいは、前記印刷手段部に供給することを特徴とする画像形成装置である。

【0016】請求項8記載の画像形成装置は、画像を電気信号に変換して画像信号を出力する信号処理手段部と、前記画像信号に基づき複写の禁止を判定する判定手段部と、前記画像信号に基づき作像を実行、および制御する作像制御手段部と、前記信号処理手段部か前記判定手段部のどちらか一方に設けた、画像信号をコード化する手段と、前記判定手段部か前記作像制御手段部のどちらか一方に設けた、コード化された画像信号を復元する手段とを持つことを特徴とする、請求項7記載の画像形成装置である。

【0017】請求項9記載の画像形成装置は、前記画像信号のコード化手段と復元手段とが、共通の基準信号に応じてコード化、および復元処理を実行するように構成したことを特徴とする、請求項8記載の画像形成装置である。

【0018】請求項10記載の画像形成装置は、画像情

報から複写の禁止を判定する判定手段部を持つ画像形成装置において、前記画像形成装置の電源投入状態に無関係に、前記判定手段部が前記画像形成装置から電氣的、あるいは物理的に切離されたことを検知する手段と、前記検知手段の検知結果を記憶保持する手段と、前記記憶手段の記憶に応じて複写動作を制御する手段とを持つことを特徴とする画像形成装置である。

【0019】請求項11記載の画像形成装置は、画像情報から複写の禁止を判定する判定手段部と、画像形成を制御する制御手段部と、一定時間を計時する手段部とを持つ画像形成装置において、前記計時装置が一定時間を計時完了したことによる信号によって、前記画像形成装置が複写を禁止するように制御されることを特徴とする画像形成装置である。

【0020】

【作用】請求項1の構成によれば、判定手段部からの装着状態信号を、回路やコネクタのショート等では容易に作成できないようにすることを目的とし、判定手段部を動作不能とし、偽信号によって偽造防止機能を停止させた状態で複写を実行するといった悪用を防ぐことが可能となる。

【0021】請求項2の構成によれば、測定器などによって、判定手段部の装着確認信号が容易に解析できないようにすることができるので疑似的に判定手段部が装着されているとするような装置を作成することが困難となり、不正行為の防止がより強固となる。

【0022】請求項3の構成によれば、制御手段部からの信号と、判定手段部から返される信号とが異なる信号となるようにすることで、測定器などによって、判定手段部の装置確認信号が容易に解析できないようにすることができるので、疑似的に判定手段部が装置されているとするような装置や信号を作成することが困難となり、不正行為の防止がより強固となる。

【0023】請求項4の構成によれば、時間的な遅延を利用することにより、簡単な装置では疑似的な装着信号を作れないようにすること、および、少ない信号線でも装着確認動作を実行できるようにすることができるので、より少ない回路とコストで、不正行為の防止が可能となる。

【0024】請求項5の構成によれば、判定手段部を装着した状態であっても、判定手段部から制御手段部への判定結果信号だけを妨害することが不可能な複写機を提供することができるため、装着状態の検知のための回路を減らすことができ、これにより、より少ない回路とコストで不正複写を防止することが可能となる。

【0025】請求項6の構成によれば、複写動作中に判定手段部の妨害が行なわれた場合でも、不正複写の防止が可能な複写機を提供することができるため、これにより、より確実に不正複写防止が可能となる。

【0026】請求項7の構成によれば、判定手段部に入

力される画像信号と、画像処理手段部や印刷手段部の入力となる画像信号が同一のものであることを保証することができ、判定手段部に入力された画像信号と判定手段部から画像処理手段部、印刷手段部に供給することによりこれを保証する。

【0027】請求項8の構成によれば、判定手段部へ入力される画像信号に、その認識を妨害するような操作が成された場合に、形成される画像自体が影響を受け、正常な画像が得られなくすることで複写機的不正使用を防止する。これにより、判定手段部を未装着状態で使用することを防止するとともに、画像形成に用いる画像信号と判定に用いる画像信号とを異ならせることによって判定を誤らせるといった不正使用を防止できる。

【0028】請求項9の構成によれば、請求項8のプロテクトが容易に解除されないようにすることができるので、比較的単純な方法で、より防止機能を高められる。

【0029】請求項10の構成によれば、電源を切った状態で判定手段部を不作動とするような操作が実行されるのを防止する。これによって、基板等の改変によって種々のプロテクトを回避しようとしても、基板の改変を実行した時点で不正複写を防止できる。又、不正使用を行なおうとしている者に容易に解除できない機能を提供するので、試行錯誤によって基板等を改変することは不可能となり、紙幣偽造防止がより強固となる。

【0030】請求項11の構成によれば、紙幣デザインの変更や新紙幣の発行によって、紙幣偽造防止機能が働かなくなる場合であっても、新紙幣の複写が短期間しかできないか、あるいはまったくできないようにする。これによって、新紙幣発行によって偽造防止能力がなくなった複写機が、長期間に渡って使用されるといった問題点が回避できる。

【0031】

【実施例】以下図面に示した本発明の実施例に基づき詳細を説明する。尚これらの実施例に本発明は限定されるものではないことは勿論である。

【0032】以下請求項1の発明をデジタルカラー複写機に応用した例について説明する。図1は複写機の断面を示しており、複写機90の上端には硬質の透明ガラスで形成された原稿載置台91が配設される。原稿載置台91上に載置された原稿(図示せず)は、ランプユニット1によって照射され、原稿からの反射光が、ミラー2, 3, 4, レンズユニット5を介してCCDセンサ6の受光面に導かれ、電気信号として取り込まれる。上記ランプユニット1, ミラー2, CCDセンサ6等でスキヤナ57が構成される。CCDセンサ6により取り込まれた画像データは、画像処理部(不図示)を経てレーザードライバユニット7へ送られ、レーザー光として出力される。射出されたレーザー光は、ミラー8, 9を介して、矢印B方向に回転可能な感光体ドラム10上に静電潜像パターンを形成する(露光)。

【0033】感光体ドラム10の回転域には、露光に先立って感光体ドラム10の表面を均一に帯電する帯電チャージャ16が設けられ、前記したレーザー光により、露光部に静電潜像が形成される。また、帯電チャージャ16の下流側には、ブラック現像槽11、イエロー現像槽12、マゼンタ現像槽13、およびシアン現像槽14を備えた現像装置、転写ベルト17、クリーニング部21、及び、除電ランプ15がこの順に配置される。上記各現像槽11～14には、該当する色のトナーが収納されている。上記構成において、カラーコピー（3色コピー）は以下の動作手順で行われる。

【0034】帯電チャージャ16が感光体ドラム10の表面を均一に帯電すると、前記スキャナにより1回目のスキャンが行われ、CCDセンサ6より取り込まれた画像データ（R・G・B）は画像処理部を経てイエローデータを生成し、レーザードライバユニット7よりレーザー光として出力され、感光体ドラム表面を露光し、露光部にイエローの静電潜像が形成される。次いで、画像領域の静電潜像にイエロー現像槽12からイエロートナーが供給され、同色のトナー像が形成される。次いで前記トナー像が矢印B方向に周回移動し、一部が感光体ドラム10表面に圧接される転写ベルト17に転写される。この時、感光体ドラム10の表面には、転写に寄与しない一部のトナーが残留するが、この残留トナーをクリーニング部21が掻き落とす。次いで、除電ランプ15が感光体ドラム表面の残留電荷を除電する。

【0035】上記工程を終了すると、帯電チャージャ16が感光体ドラム表面を再度均一に帯電し、2回目のスキャンによって得られた原稿からのデータが画像処理部を経てレーザー光により露光され、マゼンタの静電潜像が形成される。以下同様にして静電潜像にマゼンタ現像槽13からマゼンタトナーが供給され、同色のトナー像が形成される。このトナー像が転写ベルト17に転写されて像重ねが行われる。その後、上記同様の処理が行われると、帯電チャージャ16が再び感光体ドラム表面を均一に帯電し、以下同様にしてシアン現像槽14からシアントナーが感光体ドラム10に供給されて同色のトナー像が形成される。そして、このトナー像が転写ベルト17に転写され、最終的な像重ねが行われる。その後、像重ねされた転写ベルト17上のトナー像がコピー用紙に転写され、定着部31を経た後、排出ローラ32により機外に排出される。

【0036】上記プロセスは3色カラーにおけるプロセスであり、4色カラープロセスの場合は、これにブラック処理が加えられる。一方、白黒コピーは感光体ドラム10の静電潜像にブラック現像槽11からブラックトナーが供給され、このトナー像を転写ベルト17を介してコピー用紙に転写して行われる。

【0037】図2は本発明の請求項1を実施したデジタル複写機の、紙幣判定部38と複写プロセス制御部40

のブロック図である。

【0038】CCDセンサ6で読み取られた原稿画像データは、静電潜像形成のための信号として使用される他、CCD信号の処理回路64を通して紙幣判定部38に入力される。紙幣判定部38では、原稿画像中に紙幣が含まれていないかを判定する。紙幣判定部38の認識部47では、後述するような方法で原稿画像中に紙幣の画像が含まれていないかを判定する。

【0039】紙幣判定部38全体は認識部47の他、これを制御するマイクロプロセッサ（以下CPU）48と、CPU48が実行するプログラム等を格納したROM49、およびCPU48の動作に用いられるRAM50、プロセス制御部40との信号のやり取りに用いられるI/O51から構成されている。認識部47で判定された結果は、CPU48によって読み取られ、I/O51から信号線39を通じてプロセス制御部40に送られる。プロセス制御部40は、主としてCPU41と、CPU41が実行するプログラム等を格納したROM42、およびCPU41の動作に供されるRAM43、CPU41が負荷やセンサ65に対して入出力するためのI/O44から構成されている。I/O44は、1bitの信号を入出力するポートや、D/Aコンバータ、A/Dコンバータ（いずれも不図示）といったもので構成されており、CPU41はI/O44を通じて、露光ランプや帯電チャージャに印加する電圧等を制御したり、複写用紙の有無を検知したりする。紙幣判定部38と、プロセス制御部40とは、3本の信号線39、45、46で接続されている。信号線39は、紙幣判定部38が判定した結果をプロセス制御部40に伝えるための信号線で、電圧がHighレベル（ほぼ5V）となることで紙幣を認識したことを示す。他の二本は、紙幣判定部38の装着確認のために使用される。信号線45は、装着検知のための信号をプロセス制御部40から紙幣判定部38へ送るためのものである。信号線46は、同様に紙幣判定部38からプロセス制御部40へ装着検地のための信号を送るためのものである。

【0040】ここで、認識部47による画像中の紙幣パターンの認識方法の一例について、以下に記す。

【0041】認識部47では、スキャナから取り込んだR、G、Bの画像データに対して、図9に示すような同心円環状の窓領域56を設定し、各領域に対して、その領域内での各色毎の濃度の合計値、または平均値を取る。これを図10に示すように、各色毎のヒストグラムとして作成し、紙幣の部分パターンの特徴量とする。同心円環状の窓領域の構成については、認識の際の利便を考慮して、半径方向の幅を等間隔としたり、円環領域の面積を一定にするなどの構成法がある。図11に示すように、画像の入力走査に同期させて1画素ずつ同心円環状の窓領域56を移動させると、各画素毎に部分パターンの特徴量が抽出される。この特徴量と、あらかじめ固定

データとして認識部47に格納されている標準パターンとの相関によるマッチング法や、あるいは神経回路網によって、走査中の画像パターンが紙幣の特定位置の部分パターンであるか否かを判定する。

【0042】図12は紙幣認識部47の特徴抽出部分のブロック図である。スキャナ57から供給されるR、G、Bのデジタル信号は、シフトレジスタ58-1に入力される。シフトレジスタ58は、すべて主走査方向1列分の長さを持っており、スキャナでの画素データ読み取りタイミングを規定しているクロック信号59に同期して、1画素ずつ画素データをシフトしていく。シフトレジスタ58-1に入力された画像データは、1走査分だけ遅れてその出力に出てくる。58-1の出力と次段の58-2の入力とが接続されているために、シフトレジスタ58-2のデータは、58-1よりも更に1走査分だけ遅れた画像データとなっている。各色用のシフトレジスタは、58-1から58-2へ、58-2から58-3へ(Redの場合)、というように順次接続されているため、画像の副走査方向の一定長の領域が蓄積される。各シフトレジスタの出力は、シフトレジスタと同数設けられた演算用レジスタ群60の入力に接続されている。演算用レジスタは、シフトレジスタと同じクロックで入力画像データをシフトし、複数の出力端子から1画素ずつずれた画像データを出力する。シフトレジスタ58は、図9に示した窓領域の縦方向(副走査方向)の画素数をカバーするだけの段数が設けられている。また演算用レジスタ60はそれぞれ、図9の窓領域の横方向(主走査方向)の画素数をカバーするだけのシフト段数、すなわち出力端子数を設けられている。各演算用レジスタの出力は、セレクト61に接続されている。セレクト61の出力は加算器62に接続されており、セレクトからの出力値の和がXr0~Xr4, Xg0~Xg4, Xb0~Xb4として出力される。各セレクト61-1, 61-2, 61-3は、図9に示した円環状領域W0に位置する画素だけを選択して、加算器62-1, 62-6, 62-11にそれぞれ出力する。したがって、Xr0は円環状領域W0のR成分の濃度の和に、またXr0は同じくG成分の濃度の和に、またXb0はB成分の濃度の和になる。W1~W4に関しても上記と同様に処理が行なわれ、Xr0~Xr4, Xg0~Xg4, Xb0~Xb4は、各円環状領域の画素の濃度の色毎の和となる。

【0043】ここで、各円環状領域の画素数を一定数に統一しておけば、上記Xr0~Xr4, Xg0~Xg4, Xb0~Xb4は平均値を定数倍した値となるから、図10に示したヒストグラムが得られたことになる。

【0044】上記回路により求められたヒストグラムが、あらかじめ、同様な処理で求められているパターンと近似しているかどうかを判定するには種々の方法が考

えられるが、ここでは、神経回路網を用いて判断する例を示す。

【0045】図13は、3層パーセプトロンと呼ばれる神経回路網の一例である。3層パーセプトロン69は、入力層66、中間層67、出力層68から構成されており、各層間が複数の独立な値を持つ結合70, 71によって接続されている。入力層66は、図10に示したヒストグラムを入力するために、この例では15個の入力端子を持ち、また出力層68は、判定すべき紙幣の種類の数だけ出力端子を持つ。例えば日本国内であれば、千円、五千元、一万円の各表裏に対応して、図13に示すように6本の出力を設ければよい。あらかじめ、実際の紙幣から抽出した特徴パターンを元に、図10に示したヒストグラムを作成する。この際に、各紙幣に特徴的な部分からヒストグラムを作成すると、紙幣以外の原稿との識別が容易となり、認識率の向上が望める。紙幣以外の原稿をいくつか用意し、これを元に同様なヒストグラムを作成する。各ヒストグラムデータを上記3層パーセプトロンに入力するとともに、入力データが紙幣によるものであれば、その紙幣に対応する出力だけが1で他は0となるように、また入力データが紙幣でなければすべての出力が0となるように、パーセプトロンに学習を行なわせる。

【0046】学習は、一般的な誤差逆伝播法を用いればよい。このような学習を完了したパーセプトロンに、図12の回路により作成したヒストグラムパターンを入力すると、画像データが紙幣パターンであれば対応する出力だけが1に近い値となり、他の出力は0に近い値となるように動作する。また画像データが紙幣パターンでなければすべての出力が0に近い値となるように動作する。上記例のパーセプトロンの出力値を、図2に示した判定部内のCPU48が判定し、ひとつでも基準値を超える出力があれば、紙幣が複写されていると判断して、紙幣判定結果をプロセス制御部40に伝えるための信号線39をHighレベルにする。認識部47のすべての出力が基準値以下であれば、紙幣は検知されていないとして、信号線39をLowレベルにする。

【0047】このような構成において、図3、図4の概略フローチャートに示すような手順でプロセス制御部40が紙幣判定部38の装着状態を検知する。電源がオンされるとS1、プロセス制御部40のCPU41と紙幣判定部38のCPU48は、それぞれのI/O等を初期化する。この時、信号線45と46も初期設定される。プロセス制御部40から紙幣判定部38への信号線45は、プロセス制御部40内のCPU41によってLow(ほぼ0V)に初期設定される(S2)。紙幣判定部38からプロセス制御部40への信号線46は、紙幣判定部38内のCPU48によってHigh(ほぼ5V)に初期設定される(S18)。プロセス制御部40のCPU41は、コピー開始前に、信号線45をHighにす

る(S3→S5)。紙幣判定部38のCPU48は信号線45を常に監視しており(S19)、信号線がHighになったことを検知すると(S19→S20)、信号線46をLowにする(S20)。プロセス制御部40のCPU41は信号線46を常に監視しており(S7)、信号線45をHighとしてからS5 0.1ms以内に信号線46がLowになることを確認する(S7, S8)。信号線46のLowを確認後(S7→S9)、プロセス制御部40のCPU41は信号線45をLowに戻す(S9)。紙幣判定部38のCPU48は信号線45がLowとなったことを検知しS21、信号線46をHighに戻す(S18)。プロセス制御部40内のCPU41は、信号線45をLowにしてから(S9)、0.1ms内に信号線46がHighに戻ったことを検知すれば(S11→S13)、紙幣判定部38が正しく装着されていると判断し、複写動作を実行する(S13)。信号線46が信号線45の状態に無関係にLowになっている場合S4、あるいは、信号線46の変化が0.1ms以内に無い場合(S8)、(S12→S14)には、プロセス制御部40のCPU41は、紙幣判定部38が装着されていないか、回路やコネクタがショート等の妨害を受けていると判断して、複写動作を実行しない(S14~S16)。

【0048】図5は、上記手順を実行した場合の信号線45、46の状態をタイミングチャートで示したものである。このような構成と手順で紙幣判定部38の装着状態を検知することによって、紙幣判定部38を抜き取って信号線45と46とをショートするような不正使用がされても、両信号線の特機状態での電圧レベルを逆に設定しているため、装着検知を誤検知させられない。上記例では、信号線46には信号線45の変化に追従した信号が返されるように構成したが、例えば信号線46には信号線45のHighパルスの時間に応じた数のパルスが返されるように構成しても良い。上記例では、信号線45、46はレベル信号によって構成されている例を述べたが、図6に示すように信号線をシリアル通信で構成してもよい。

【0049】図6では、図2に対してシリアル通信のI/O52と53が、紙幣判定部38とプロセス制御部40とにそれぞれ設けられており、装着確認のための信号は、シリアル信号線54によりプロセス制御部40から紙幣判定部38へ、またシリアル信号線55により紙幣判定部38からプロセス制御部40へ、それぞれ送られる。ここでは、シリアル通信線は9600bps (bit per second)の速度で信号を送受するように構成されているものとする。紙幣判定部40が判定した結果をプロセス制御部40へ出力するための信号線39については、図2で示したものと、方式、構成ともに同一である。上記の構成で、例えば図7、図8に示した手順で装着検知が実行される。電源がオンすると(S101)、

シリアルI/Oを初期化する(S102)。これは、例えば通信速度やエラーチェックの方法といった設定や、あるいは信号が入力された場合にCPUに対して割込信号を発生するか否かといったことを設定する。紙幣判定部38側では、シリアルI/Oの初期化を行なった後は(S114)、プロセス制御部40側からの装着確認信号を受信したら確認信号を返すだけの処理を行なう。ここでは、プロセス制御部40からの信号は16進数のAAh(hは16進数を示す)としている(S115)。また、紙幣判定部38から返す信号は、AAhを2進法で表現した場合の1,0の並びを逆にした55hとしている(S116)。

【0050】プロセス制御部40側はコピーを開始する時点で(S103)、上記AAhを送信し(S104)、同時に5msのタイマーをスタートする(S105)。AAh送信(S104)から5ms以内に55hを受信できれば、紙幣判定部38が正常に装着されていると判断し、コピーを実行する(S106→S108→S109)。5ms以内に55hを受信できない場合は(S107→S110)、紙幣判定部38が正しく装着されていないと判断し、コピー動作の禁止(S110)と操作部(図6には不図示)への警告表示を行なって(S111)、動作を停止する(S112)。シリアル通信線は9600bpsの速度で動作するため、AAhと55hの送受に要する時間は、通信の開始や終了を示すための付加ビットも含めて、約2ms必要である。したがってCPUの処理時間なども見込んで、5ms以内の応答により装着確認を行なうように設定している。

【0051】上記例では、プロセス制御部40が送出した信号AAhに対して55hを確認信号としているために、シリアル信号線54と55とをショートしてもプロセス制御部40にはAAhが戻って来るために、装着検知を誤動作させることはできず、なんらかの装置を作らない限り紙幣判定部38を抜いたり、あるいはその動作を止めたりしてコピー動作に入ることは不可能である。

【0052】以下請求項2の発明の実施例について説明する。複写機全体の構成や、紙幣判定部38、プロセス制御部40の構成については、請求項1の第1の実施例(図2)、および第2の実施例(図6)で述べた構成と全く同じである。図14、図15に、図2の回路構成を用いて請求項2の発明を実施した場合の制御手順を示す。

【0053】請求項1(図3、図4)では、プロセス制御部40が信号線45をHighに設定し、紙幣判定部38が信号線46をLowにすれば、すぐに信号線45をLowに戻し、再度紙幣判定部38が信号線46をHighに戻せば装着検知が正常であると判定した。これに対して請求項2では、プロセス制御部40は信号線45を乱数等で決めた時間だけHighに設定する(S205~S208)。発生する乱数は、実用性を考慮し

13

て、例えば1msから100msの範囲で1ms刻みとなるように設定する。紙幣判定部38では、信号線45がHighとなっている時間t1(図16参照)を計測し(S226~S229)、信号線45がHighからLowに戻った瞬間から信号線46にt1の長さに応じた回数のパルスを出す(S230~S237)。

【0054】パルス数は、t1をms単位で表した時間長とする。例えば5msであれば5つのパルスを発生する。信号線46に出力するパルスは1kHz~10kHz程度にしておく。図14、図15のフローチャートでは、10kHzとしてある。

【0055】プロセス制御部40のCPU41は、信号線46に出力されるパルスを紙幣判定部38と同じ周波数でサンプリングし(S210~S214)、紙幣判定部38がt1に応じたパルス数を返せば(S213→S215→S216でt1個のパルスをカウントし、S217~S219でt1個以上のパルスが来ないことを確認している。)紙幣判定部38が正常に装着されていると判断する(S219→S220)。乱数は、特にハードウェアを設けなくてもプロセス制御用CPU41内のフリーランタイマーを読み出した値を用いる等すればよい。

【0056】上記のように制御することにより、装着検知に使用されるパルスのタイミングは、図16のようになるが、図中のt1は装着検知を行なう毎に変化するために、返すべきパルス数も毎回変化する。したがって、コネクタや回路をショートするだけでは信号線46に疑似信号を乗せることは不可能であり、また何等かの回路を作って疑似信号を作成するにしても、t1とパルス数との関係を測定器等で解析した上で、t1とパルス数との関係を発生する特殊な回路を作成する必要があり、容易には装着検知を誤動作させられない。信号線のタイミングの解析自体も、t1が毎回変化するために容易ではない。図17、図18は、装着確認用の信号線をシリアル通信に置き換えた場合の一実施例について、その制御手順をフローチャートで示したもので、請求項1の第2の実施例(図7、図8)に対応する。回路等の構成は、図6に示したものと全く同じである。

【0057】請求項1では、プロセス制御部40が紙幣判定部38にAAhを送信し、これに対して紙幣判定部38は55hを返信することで、装着状態の確認を行っていた。

【0058】請求項2ではプロセス制御部40が紙幣判定部38に送るコードが、乱数によって変化する(図17 S304)。数は、プロセス制御用CPU41の内部に設けられたフリーランタイマーの値を用いれば、特別なハードウェアの追加が不要である。乱数は、16進で00h~Ffhの範囲で1刻みで発生するように設定しておく。紙幣判定部38では、プロセス制御部40からのコードを2進法で表現した場合の1、0の並びを逆

14

にしたコードを返す(S316)。

【0059】このように構成することで、図6の信号線54、55には装着検知の度に異なるコードが送受されるために、測定器等で装着検知の動作を解析することは、容易ではない。また仮にその動作を解析しても、信号線55の疑似信号を発生するような装置を作らない限り、装着検知を誤動作させることはできないため、紙幣判定部38を不作動状態にして複写をすることは困難である。

【0060】以下請求項3の発明の実施例について、この発明を請求項2に応用した場合について説明する。複写機全体の構成や、紙幣判定部38、プロセス制御部40等の構成については、請求項1および請求項2の第1の実施例(図2)で述べた構成とほとんど同じである。ただし、プロセス制御部40のROM42と、紙幣判定部38のROM49とには、図24に示すデータ表が組み込まれており、入力値に対してあらかじめ決められた値を、各CPUが読み出せるようになっている。上記のように構成され、図24の表データを持つ装置において、請求項3の発明を実施した場合の制御手順を図19、図20に示す。

【0061】請求項2では、信号線46に発生するパルス数は、信号線45がHighとなっている時間t1で決定されていた。これに対して請求項3では、紙幣判定部38内のCPU48はROM49内の表からt1の値に対応する値COUNTを求め、信号線46にCOUNT個のパルスを送出する(S430、S431~S438)。t1とCOUNTとは、図24に示すように設定されており、各値は1~100の範囲の整数値をとる。プロセス制御部40のCPU41は、ROM42内の表からt1に対応する値COUNT'を求め(S409)、信号線46にCOUNT'個のLowパルスが出力されるかを監視する。(S410~S416でパルス数を、またS417~S419で余分なパルスがないかを、それぞれ確認する。)図21は、上記実施例での信号をタイミングチャートで示したものである。次に、装着確認用の信号線をシリアル通信に置き換えた場合の一実施例について説明する。複写機全体の構成や、紙幣判定部、プロセス制御部等の構成については、請求項1および請求項2の第2の実施例(図6)で述べた構成とほとんど同じである。ただし、プロセス制御部40のROM42と、紙幣判定部38のROM49とには、図25に示すデータ表が組み込まれており、入力値に対してあらかじめ決められた値を、各CPUが読み出せるようになっている。図22、図23は上記構成の装置を用いて、請求項3の発明を実施した場合の制御手順をフローチャートで示したものである。

【0062】請求項2では、プロセス制御部40から紙幣判定部38へ送られる装着確認コードが、乱数によって決定され、紙幣判定部38ではこのコードのビット並

15

びを逆にしたコードを返すことで装着確認をおこなっている。これに対して請求項3では、紙幣判定部38およびプロセス制御部40では、発生した乱数から図25の表を参照して対応するコードを求め(S508, S518), 紙幣判定部38が対応コードを返すことで装着確認を行なう(S509→S510)。上記のように、紙幣判定部38側とプロセス制御部40側とに同一の表を設け、これを参照しながら装着検知を行なうことにより、プロセス制御部40からの信号に対して返すべき信号の関係は非常に複雑となる。したがって、両部位(装置)が上記のような制御を行なっていることを知らない限り、紙幣判定部38と同じ信号を返す装置を作ること

は不可能であるし、仮に両部位(装置)がこのような制御を行なっていることを知っていても、ROM42か49内のデータを解析しない限り、装着検知を誤動作させることはできない。

【0063】また、ROMに書き込む表データを、1台毎、あるいはロット毎に変更することで、測定器等による信号タイミングの解析やROMデータの読み出しを行ない、装着検知を誤動作させるための装置を作ったとしても、機械が変われば信号が変わるために、汎用的な装置は作成できない。また、認識部47が全世界の紙幣を認識可能と構成するには、各国の紙幣パターンをデータとして持たねばならないため現実的でなく、実際には個々の機械の仕向地に応じて、認識部のデータを、その国の紙幣パターンを持ったものに置き換えることになる。このような場合に、例えばA国向け複写機の紙幣判定部を取り外してB国向けの紙幣判定部を取り付け、A国紙幣を複写すれば、紙幣認識は全く無効になる。しかし本発明のように構成しておけば、プロセス制御部と紙幣判定部とを特定の対で使用しなければ複写が不可能となるように構成できるため、両方の部(装置)を交換しなければ複写ができない。

【0064】次に請求項4の発明の実施例について、この発明を請求項1で述べた第1の実施例に応用した例を述べる。複写機全体の構成や、紙幣判定部38、プロセス制御部40等の構成については、請求項1の実施例(図2)と同じである。図26、図27は、請求項4の制御手順をフローチャートで示したものである。プロセス制御部40のCPUは信号線45をHighとすると同時に、その内部に設けられたタイマーをスタートさせる(S605, S606)。1ms経過後、信号線45をLowに戻す(S607, S608)。紙幣判定部38のCPU48は、信号線45を常時監視し、これがHighとなったことを検知した時から、その内部タイマーをスタートさせる(S624, S625)。

【0065】タイマーにより、あらかじめ設定された時間(ここでは5ms)経過したことを検知すると、信号線46をLowにすると同時に、再度タイマーをスタートさせ1ms経過後に信号線46をHighに戻す(S

16

626→S627, S628, S629→S623)。プロセス制御部40のCPU41は信号線46を監視しており、信号線45をHighとしてから信号線46がLowとなるまでの時間を前記タイマーにより計測する(S605~S608で1ms, S609~S611で4.9ms, S612で5.1ms)。計測されたタイマー値が5ms±0.1msであれば、紙幣判定部38が正常に装着されていると判断する(S611→S612→S613→S615)。また、応答パルス幅が1msであることをS615~S617で検知する。上記手順による信号線45, 46の状態変化を図28にタイミングチャートとして示す。

【0066】次に、装着確認用の信号線をシリアル通信に置き換えた場合の一実施例について説明する。複写機全体の構成や、紙幣判定部38、プロセス制御部40等の構成については、請求項1で述べた構成(図6)と同じである。図29、図30は、図6の装置で本請求項による発明を実施した場合の、制御の手順をフローチャートで示したものである。図7、図8に示したフローチャートでの処理と同じくAAhが信号線54によって紙幣判定部38へ送られる(S704)。紙幣判定部38のCPU48は、AAhを受信した時点からタイマーをスタートさせ、5msを計時する(S718→S719→S720)。5ms経過後CPU48は信号線55によって55hを送信する(S721)。プロセス制御部40のCPU41は、AAh送信後、5ms+1msで55hが受信できれば、紙幣判定部38が正常に装着されていると判定する(S704, S705, S706→S707→S708→S709→S710→S711)。5ms以内に紙幣判定部38から応答があった場合(S706→S713)、あるいは、AAh送信5ms後から1ms以内に応答がない場合(S712→S713)、さらに正規のタイミングで受信されたデータが55hでない場合(S710→S713)には、コピー動作を禁止して警告を行なう(S713, S714, S715)。シリアル通信では、AAhおよび55hの全8ビットが受信できるまではそのコードを確認できないために、レベル信号による第1の例に比べて誤差範囲を+側に大きく取って1msとしている。ここでは紙幣判定部38が55hを返すように制御したが、受信されたコードをそのまま一定時間遅延させてもよい。上記のように制御することで、どちらの例においても信号線には、一定時間遅延して信号が返されるようになり、仮に両方の信号線をショート等しても装着検知を誤動作させられない。また上記手順に関する情報を解析したりしても、特殊な回路を作成しないかぎり装着検知を誤動作させられず、不正複写は困難である。

【0067】次に請求項5の発明の実施例について、これを前記請求項1の実施例に対して応用した例を説明する。図31は、本発明を実施した場合の紙幣判定部38

とプロセス制御部40の構成を示した概略ブロック図である。図2の構成との差は、紙幣判定部38とプロセス制御部40とを接続する信号線が1本となり、前記信号線72に接続されているI/Oの出力端子が、トランジスタ73によってオープンコレクタ出力となっている点だけである。オープンコレクタ出力となっているために、複数の出力端子が共通接続されていても、信号レベルがHighであれば信号の競合はおこらない。ここではオープンコレクタとしているが、スリーステート端子で構成してもよい。このような構成において、図32、図33、図34、図35、図36、図37に示した手順で紙幣判定と装着確認が実行される。

【0068】処理の概略は、プロセスCPU41が信号線に1個のパルスを出力した場合は装着確認動作を紙幣判定CPU48に要求しており、パルス数が2個の場合は紙幣判定結果を要求しているとするものである。以下フローチャートにしたがって説明するが、図中の信号レベルに関するHigh/Lowの記述は、図31の信号線72上での信号レベルを表すもので、I/O44, 51の出力端子での信号レベルを表すものではない。(両者はレベルが逆の関係になる。)電源がオンされた後の初期設定により、両装置のI/O出力はHighに設定される(S802, S854)。信号線72への出力端子はオープンコレクタであるために、両者がHighであれば信号の衝突は発生しない。プロセス制御CPU41は、コピー開始前に紙幣判定部38の装着検知を行なうために、信号線に乱数によって決定した時間幅t1のLowパルスを1個出力する(S805~S808)。

【0069】請求項2では乱数により1~100msのパルスを想定したが、本例ではパルス幅は、パルス数の迅速な確認のために1~10ms程度としておく。プロセス制御CPU41がパルスを出す以前に信号線72がLowとなった場合は、信号線72に何等かの操作が行なわれたとして、複写禁止処理を行なう(S804→S824)。紙幣判定CPU48は、パルス幅を測定する(S856~S858)と同時に、パルス数が1個で終了することを確認する。パルス数の確認は、信号線72がHighとなってから0.6ms間、信号線の状態を判断して行なう(もし2個のパルスが出ているなら、0.5ms後にLowとなる。)(S859, S860)。パルス数が1個であれば(S860→S861)、紙幣判定CPU48は請求項2で述べたと同様に、受信したパルス幅に応じた回数のLowパルスを出力する(S861~S868)。

【0070】プロセス制御CPU41では、信号線をHighに戻した後0.5ms間は紙幣判定部38がパルス回数を判定している期間であるため、信号線72がHighを保持するかをチェックする(S809~S811)。続いて、0.1ms以内の間隔でt1回のパルスが来れば、正常に紙幣判定部38が装着されていると判

断する(S812~S817およびS822, S823)。t1回のパルスを検知後も、余分なパルスが来ないかを1ms間監視する(S818~S820)。複写動作が実行され、原稿画像中に紙幣パターンが含まれているかどうかを判定し終った時点で(S827→S829)、プロセス制御CPU41は、再度乱数によって決定した時間幅t2のLowパルスを、0.5msの間隔を空けて2回出力する(S829~S838)。ここでPCOUNTは、発生するパルスをカウントするためのカウンタである。また、原稿走査中に信号線72がLowになった場合は異常状態と判断して、複写動作を禁止する(S828→S824)。紙幣判定CPU48では、1回目のパルス幅の計測S855~S858とともに、2回目のパルスを検知し(S860→S869→S870)、紙幣判定結果が要求されていることを検出する。認識部47の認識結果に応じて、原稿画像中に紙幣パターンが認識されれば、計測した時間幅と同じ時間幅のパルスを1個だけ返す(S871, S873)紙幣パターンが認識されなかった場合は同じ時間幅で2個のパルスを返す(S871, S872)。

【0071】プロセス制御CPU41では2個のパルスを送信後、0.75ms以内に紙幣判定部38が信号を返すかをチェックする。パルスが時間内に返されない場合、0.75ms後にS848→S849→S850→S824と処理されて、装着異常検知となる。パルスが返された場合は、返されてくるパルス幅が $t2 \pm 0.75ms$ であること確認する。パルス幅が $t2 - 0.75ms$ 以下である場合(S843→S844→S824)、およびパルス幅が $t2 + 0.75ms$ 以上である場合は(S845→S846→S848→S824)、装着に問題があるとして、複写動作の禁止処理を行なう。

【0072】パルス幅が $t2 \pm 0.75ms$ であればパルス数をCOUNTによってカウントする(S847)。パルス数が2を超えた場合は装着異常として、禁止処理を行なう(S847→S882)。パルスが0.75ms以上途絶えればS840→S841→S849→S850→S851と処理が進み、コピー終了まで信号線72がHighに保たれることを確認する。また、パルス数が1個であれば複写を停止する(S850→S824)。図38は、上記手順による信号線の状態変化をタイミングチャートで示したものである。上記例では1本のレベル信号線によって装置を構成したが、装着の確認用コードの送受と判定結果コードの送受とを1本のシリアル通信線により構成してもよい。このように、紙幣判定結果のための信号線と装着確認のための信号線を1つにすることで、紙幣判定部38の判定結果だけが妨害され、装着確認が実行できても判定結果がプロセス制御部40に正しく伝わらないといった不正使用を防止可能となる。

19

【0073】次に請求項6の発明の実施例について説明する。本発明は前記実施例の1から5に対して有効であるが、ここでは請求項1の第1の実施例を若干変更した方式に本発明を施した場合の例を述べる。図39は、本発明を実施した場合の紙幣判定部38とプロセス制御部40の構成を示したブロック図である。CPUからの時間設定により、一定時間後に信号を出力するタイマ80、81が設けられており、その信号は割込制御部74、75に入力されている。割込制御部74にはまた信号線45が入力されており、信号線45の立上り、および立下り変化を検知する。タイマからの信号、および信号線45の変化を検知すると、割込制御部74は信号線76を通してCPU48に割込信号を発生する。同様に、プロセス制御部40の割込制御部75は、タイマ81からの信号と信号線46の変化を検知して、信号線77を通してCPU41に割込信号を発生する。紙幣判定結果用の信号線39は、請求項1の実施例と同じくHigh or Lowのレベル信号を送信する。また認識部47には、請求項1で述べた神経回路網による判定結果が0.9以上であれば1個のパルスが発生する比較器78が接続されており、比較器78からのパルスはカウンタ79によってカウントされる。

【0074】認識部47は請求項1で述べた方法により、原稿画像中に紙幣パターンが含まれていれば、1に近い値を出力し、そうでなければ0に近い値を出力する。認識部47の処理は1画素単位で実行されるため、比較器の比較処理自体も1画素単位で同期して実行される。認識部47の出力値が0.9以上であれば比較器の出力値はHighに、0.9未満であればLowになる。ただし、Highの信号は1画素の前半部分の期間だけ出力され、後半部分では必ずLowとなる。カウンタ79は2つのカウンタを持っており、比較器が上記のパルスを出力した回数と、出力しなかった回数の両方をカウントする。これにより、カウンタへの入力信号自体が妨害されると、両方のカウンタ値の和が全画素数とならないことにより、装置の改変などが検知できる。1枚の原稿画像を走査する間に比較器がHighを出力した回数とLowを出力した回数とを、CPUの動作と無関係にカウントでき、カウンタ値はCPU48から読み出しできる。不正使用に対する防護をより完全なものとするには、上記回路ブロックの内、紙幣判定部38内の回路基板を樹脂などで封じてしまい、回路配線のショートやカットができないようにする。

【0075】図40、図41は上記構成の装置で、装着確認と紙幣認識の処理を実行する手順をフローチャートで示したものである。なお、本実施例では、信号線45、46、39が図42に示したように変化することで装着確認と紙幣判定結果の伝達が行われる。両CPUは、まず信号やり取りがどの段階にあるかを示す値STATE1およびSTATE2を、初期状態であることを

20

示す0に設定する(S902, S967)。またI/Oの初期化等を行なう。この時、信号線39、45、46の初期化が実行される(S903, S961)。さらに、割込発生時に実行するアドレス(割込ベクター)の設定を、割込制御部に所定の数値を設定することで行なう。

【0076】プロセス制御CPU41では、信号線46の立ち上がりエッジではINT10が、同立上りエッジではINT11が、またタイマ割込ではINT12が、それぞれ実行されるように設定される(S904~S906)。紙幣判定CPU48では、信号線45の立ち上がりエッジではINT20が、同立下りエッジではINT21が、またタイマ割込ではINT22がそれぞれ実行されるように設定される(S962~S964)。プロセス制御CPU41では、コピー開始前の状態で信号線39の状態がHighとなった場合を検知するために、2ms毎にINT12が実行されるようにタイマを設定する(S907)。INT12では、STATE1が0であれば信号線39の状態をチェックし(S941→S946)、異常があればコピー禁止処理を行なう(S946→S945)。異常がなければ再度2msタイマを設定してINT12を終了する(S946→S947~S949)。コピーが開始されると信号線45をHighに設定すると共に、0.1ms以内に紙幣判定部38が応答を返すことを確認するためにタイマ設定と、1つめの応答エッジ待ち状態であることを示すために、STATE1を1に設定する(S908→S909~S911)。

【0077】紙幣判定部38が0.1ms以内に信号線46をHighにして応答すると、割込が発生してS909~S914の処理が一時中断されてINT10が実行される。INT10では、STATE1が1であれば正規タイミングで紙幣判定部38が応答したとし、信号線45をLowに戻し、紙幣判定部38の次の応答までの監視時間0.1msを設定する(S921→S922~S923)。また2回目のエッジ応答待ちであることを示すために、STATE1を2にする(S924)。INT10が実行された時点でSTATE1が1以外であれば、正規外のタイミングで信号が来たので、装着異常処理を行ない、コピーを禁止する(S921→S926)。上記処理終了後、中断していた処理に制御が戻る(S925)。

【0078】紙幣判定部38が、2回目のエッジに応答すると、INT10の場合と同様に実行中の処理が一時中断されてINT11が実行される。INT11では、STATE1が2であれば2回目のエッジに紙幣判定部38が正しく応答したと判断して、STATE1を0に戻して終了する(S930→S931→S932)。STATE1が2でなければ、正規外のタイミングで応答があったと判断し、コピー禁止処理を行なう(S931→

21

S934)。上記INT10、INT11に関する紙幣判定部38の応答が0.1ms以上おくれた場合、INT12が実行される。この場合、STATE1が1or2の状態ではINT12が実行されるため、INT12内でコピー禁止処理が実行される(S940→S941→S945)。S909～S914では、STATE1が0である場合、すなわち、2つのエッジが確認されて信号線45がLowに戻っている状態で、かつ原稿走査が終了していれば、紙幣判定結果のチェックに移る(S913→S914→S915)。S913のチェックは、

【0079】上記のように、割込の実行は、コピープロセス制御の処理に非同期に、プロセス制御処理を一時中断して行なわれるが、INT10、INT11共に処理量が少なく、プロセス制御に与える影響はほとんどない。本実施例では請求項1とは異なり、原稿走査終了後の2ms間は信号線39が常にHighとなり、その後紙幣判定結果がLow(紙幣検出無し)またはHigh(紙幣検出有り)で示される。紙幣判定結果を出す前のHighレベル確認状態であることを示すために、STATE1が3に設定される(S915)。2ms間の中央で信号線39の状態を判定するために、1msタイマを設定する(S916)。以下、コピー終了までプロセス制御が実行され、信号線39の状態判定はINT12で実行される。INT12では、STATE1が3であれば信号線39の状態を判定し、Lowであればコピー禁止処理を行なう。HighであればSTATE1を紙幣判定結果読み取り待ち状態であることを示す4に設定し、2msタイマを設定してINT12を終了する(S942→S943、S944)。STATE1が4の状態ではINT12が実行されると、信号線39に出されている結果を判定し、High(紙幣検出)であればコピー禁止処理を、Lowであればコピー開始前の信号線39の異常検知と同じ状態(STATE1=0)に設定し、2ms毎に信号線39の状態チェックがINT12で実行されるようにして終了する(S946→S947～S949)。

【0080】紙幣判定部38側では前述の初期設定後、原稿走査が終了したこと示すフラグをクリアして(S965)、紙幣認識部47からの出力値用カウンタ79を0にする(S966)。原稿走査終了待ちであることを示すためにSTATE2を0にする(S967)。この状態でプロセス制御部40から装着確認が実行されると、まず信号線45の立上りによってINT20が実行される。STATE2は0であるから(S981→S982)、信号線46をLowにして応答し(S982)、2回目のエッジ待ちであることを示すためにSTATE2を1にしてS983処理を終了する。STATE2

22

が0以外でINT20が実行された場合は、正規外のタイミングで装着確認信号が来たとして信号線39をHighにし、プロセス制御部40へ異常を伝える(S981→S985)。装着確認信号の2回目のエッジが来ると、INT21が実行される。STATE2が1であれば正規タイミングでの信号(S991→S992)、それ以外であれば正規外としてINT20と同様な処理を行なう(S991→S995)。正規タイミングであれば信号線46をHighに戻す(S992)。どちらの場合もSTATE2を初期状態に戻す。S993原稿走査が終了すると、2ms間、信号線39をHighにする(S968→S969～S971)。2ms経過するとINT22が実行され、カウンタの値を判定して紙幣を認識したりカウント値自体(画素数とカウント合計値が異なる等)であれば、信号線39をHighにする(S1003、S1004→S1007)。カウント値が正常であれば信号線39をLowにする(S1005)。INT22でも、STATE2を判断して、正規外であれば信号線39をHighにすることで、プロセス制御部40に異常を知らせる(S1001→S1007)。上記INT20、INT21、INT22は、S960～S972の処理を一時中断して実行されるが、各割込処理の量は少ないためにS960～S972への影響はほとんど無い。また、紙幣判定の処理に関してはカウンタ等によるハードウェア処理であるために、CPUの処理が一時中断されてもほとんど影響がない。したがって、認識部47が認識処理を実行中でもプロセス制御部40からの装着確認動作に応答ができ、コピー動作開始後に紙幣判定部38が抜かれるなどの不正使用が行なわれても、コピー動作を停止して、紙幣偽造等を防止可能である。また、認識部47とCPU48とは1枚の基板上に設け、これらを樹脂等でモールドするように構成すれば、基板上での改造なども不可能となる。

【0081】次に請求項7の発明の実施例について説明する。図50は請求項7の発明を実施した画像形成装置の、関連する部分の回路ブロック図である。紙幣判定部38とプロセス制御部40に関しては、請求項1に記した構成と同じである。CCD駆動・信号処理回路64から出力された画像信号は、紙幣判定部38に入力されて複写の可否判定に用いられる。同時に判定部38から複写画像形成装置に画像信号が出力される。複写画像形成装置では画像信号からレーザー光による静電潜像を形成するための信号が形成される。この際に、必要に応じて画像の合成や色変換等の処理が実行される。複写画像形成装置から出力された画像信号はレーザー書込み系に入り、感光体上に静電潜像パターンを形成する。画像信号が、紙幣判定部38、画像形成装置、レーザー書込み系(印刷装置)と順次伝えられるように構成されているために、紙幣判定部38に入力される画像信号と実際の複写に使用される画像信号とは同一のものとなる。

【0082】次に請求項8の発明の実施例について説明する。図43は、請求項1の実施例（図2）に対して本発明を適用した場合の回路ブロック図を示したものである。この例では、画像信号は紙幣判定部38でコード化され、画像処理部84で復元される。図2との違いは、認識部47と一体化して画像信号をコード化するコード部82と、図2では示されていない画像処理部84内に画像信号を復元するデコード部83とを設け、画像信号がCCD信号処理回路64から紙幣判定部38を経て画像処理部84へと送られるように構成したことである。図44-a)は、図43に示したコード部82とデコード部83の一例を詳細に示したものである。図の左半部分がコード部82、右半部分がデコード部83になる。画像信号はR、G、B各8bitで構成されているとすると、図44-a)はその中の1bit分について示している。r0~r3、およびr4~r7はそれぞれ4bitのシフトレジスタであり、これと排他的論理和のゲート88-1とが組み合わされている。r0~r7は、画像信号が入力される前にあらかじめ1に設定される。最左端より入力された画像信号は、r3と排他的論理和を取られてr0に入力される。r0~r3は画像信号の画素に同期したクロックによってr0からr3方向へ順次シフトされる。またr3の値は画像処理部84内のr4に入力される。r4~r7についても、その動作はr0~r3と同じである。排他的論理和ゲート88-2は、r3とr7との排他的論理和を取るよう構成されており、その出力値は88-1に入力された値が4画素分遅延したものとなる。実際には、図44-c)に示すように図44-a)の回路が必要なbit数分並列に構成される。

【0083】本例では、画素間の相関でコードが変化するように構成したが、これ以外にも紙幣判定部38と画像処理部84間の信号が容易には解析できないようなコード化は種々あり、本例に限定されるものではない。図37は、本コード/デコード部が正常に動作した場合の状態を示したものである。また図38は、入力データをコード部82を通さずに、直接r4に入力した場合の状態を示したもの、すなわち紙幣判定部38に画像信号を入力せずに複写を試みようとした場合の状態を示したものである。入力する画像データは、画素の濃淡値が順に30h（hは16進法を示す）から3fhへと変化する画像を想定し、これを88-1に入力した場合に、t画素目を入力した状態での各レジスタの値と88-2の出力値を示している。r0~r7は当初1に設定される。図47について説明すると、t=1で入力値30hとr3の出力値01hとの排他的論理和が取られ、その結果01hがt=2でのr0の値となる。またt=1でのr3の出力値01hとr7の出力値01hとの排他的論理和がt=1での復元画像値となる。ただし、t=1からt=4に関しては、r4~r7の遅延のためにダミ

一画素となり、t=5から実際の入力画像が再生される。r3の出力は図47、図48に示すように元画像とは異なった、先に入力された画像データに依存する値となっているために、紙幣判定部38から出力される値からコード化の方法を推定することは容易ではない。

【0084】また図48について説明すると、紙幣判定部38を通さずに直接画像処理部84に画像信号を入力しても、同図に示されるように、出力データは元画像とは異なった濃度値となって、正常な複写画像は得られない。図43の認識部47とコード部82、あるいは画像処理部84内のデコード部83は、1個、あるいは少数個のLSI等で一体に構成すると、回路に対する改変が不可能となって更に防止機能がより強固となる。このような構成であれば、仮にCCD信号処理回路64の出力を直接デコード部83へ入力するとともに、認識部47へは疑似信号を入力することで、紙幣偽造を行なおうとしても、正常な画像形成は不可能であるし、LSI内のコード方式が判明しないかぎり外部に疑似コード部82を設けることも不可能である。また、ここでは図47、図48に示すように、コード部82からの出力には初めにダミー画素が含まれるように構成してあるが、初めの4画素分に関しては外部に出力されないような構成にすると同時に、r4~r7はダミー画素分に関してはシフト動作をさせないように構成すれば、r0~r3に初期設定された値がそのまま出力することはない。

【0085】本実施例ではコード化部を紙幣判定部38に設け、復元は画像処理部84で行なうように構成したが、CCDからの信号処理部64にコード化部を設け、紙幣判定部38に復元部を設けるように構成してもよい。また、信号処理部64でコード化された画像信号を紙幣判定部38で復元して紙幣判定に用いると同時に、更に別のコード化を実行して、最終的に画像処理部84で2回の復元を実行するような構成としてもよい。

【0086】次に請求項9の発明の実施例について説明する。請求項8の例では、図44-a)に示したコード化/デコード化部分は、画像信号を入力される前に01hに設定される。この値は、これ以降のコード信号の状態を決定するキーとなるが、コード化の方式が不正使用を試みるユーザーに漏洩した場合には、以下のような方法による不正使用が考えられる。まず、紙幣パターンを含まない疑似画像信号を出力する回路を作成し、この出力信号を紙幣判定部38に入力することで、紙幣判定部38を誤動作させる。同時に、画像信号をコード化する回路を作成し、これに実際にCCD信号処理部64から出力された信号を出力してコード化画像信号を作成し、紙幣判定部38を迂回して、画像信号を画像処理部84へ送り込む。複写機の回路図等が不正使用を試みるユーザーに漏れ、更に基板等の改造を行なう技術がある場合には、上記のような方法により紙幣判定部38を実質的に不動作とすることができる。

【0087】本発明では図44-b)に示すように、 $r_0 \sim r_3$ および $r_4 \sim r_7$ に設定する初期値は、図43に示すCPU48、および画像処理部84を制御するCPU(不図示)より、毎回異なった値が設定されるように構成されている。これらの基準値は、例えばプロセスCPU41が発生した乱数を各装置のCPUに送り、これを使用するように構成しておけばよい。これにより、回路構成等が解っていてもコード化のキーが毎回変化するために、前記請求項7の場合よりも更に不正使用は困難となる。

【0088】次に請求項10の発明の実施例について説明する。図45は図43の構成の装置に本発明を実施した場合の、本発明に関係する部分だけを抜粋したものである。CCD信号処理回路64と紙幣判定部38との接続コネクタ部にマイクロスイッチ92-1が、また画像処理部84との接続コネクタ部には同92-2が、それぞれ設けられている。これらは、紙幣判定部38を構成する基板がコネクタに正常に装着されていれば閉じ、コネクタから抜かれると開く。93は電池であり、3個の電池が直列に接続されている。Vbは後述のコンパレータ95とラッチ96の電源として供給される。94はダイオードであり、マイクロスイッチ92-1、92-2が共に閉じているときに、電池93-1から93-3へと逆電流が流れないようにするためのものである。95はコンパレータであり、マイクロスイッチ92が共に閉じている場合は一端子の電圧V1が+端子の電圧V2よりも高くなり($V1 > V2$)、コンパレータ出力は0Vとなる。マイクロスイッチが一つでも開くと、コンパレータの一端子へはVbが供給されなくなり、代わって電池93-3からダイオード94を通して電圧がかかる。

したがって $V1 < V2$ となってコンパレータ出力はHighとなる。96は8bitのラッチであり、S端子をHighとするとQ0~Q7はすべて1を出力する。E端子をHighとすると、D0~D7を通して内部に8bitの値を書込み、書込んだ値はQ0~Q7から読み取りが可能である。D0~D7およびQ0~Q7はプロセス制御部40に接続されており、プロセス制御部40のCPU41は装置全体の電源が入った時に、Q0~Q7があらかじめ設定された値であることを確認する。

【0089】もし、装置全体の電源が切られた状態で紙幣判定部38のコネクタが抜かれた場合、マイクロスイッチ92が開き、 $V1 < V2$ となるためにラッチのS端子にHigh信号が入力され、Q0~Q7はすべて1となる。プロセス制御部40のCPUはQ0~Q7の値をチェックすることで、装置の電源がオフの間に紙幣判定部38が抜かれたことを検知できる。紙幣判定部38が抜かれたことを検知した場合には、請求項1等に述べたように複写を禁止したり、その旨警告を出したりする。プロセス制御部40側には、装置の電源を切っても内容が保持される不揮発性メモリを設けておき、これとQ0

~Q7の値を比較すればよい。また、上記比較動作を実行後、D0~D7を通して設定値を書換えるようにすれば、装置検知動作はより強固となる。

【0090】なお、初めに紙幣判定部38を装着する場合については、プロセス制御部40はラッチにオール1を設定したように、前記不揮発性メモリを初期設定する。これによって、初めて紙幣判定部38を装着した際に、紙幣判定部38が抜かれたと誤検知することを防げる。また、サービスマン等がメンテナンス等で誤って紙幣判定部38を抜く可能性もある。そのためサービスマン以外は容易に装着検知を解除できないようにする必要がある。前記不揮発性メモリの内容を書換えるための手段として、複写機の操作部からの一連の操作(操作方法等については極秘とする)や、あるいは、特殊な回路による不揮発性メモリへのオール1書込みといった方法をとるとよい。なお、マイクロスイッチや回路をショートするといった行為を防止するために、図49に示すように、鉄板等によるカバー97を設け、紙幣判定部38の基板98はカバー内へ抜き差しするように構成するとよい。

【0091】次に請求項11の発明の実施例について説明する。通常、複写機には種々のカウンタが設けられており、複写枚数や現像回数等をカウントすることで、デベロッパや感光体の交換、種々のメンテナンスの実施時期を検出するとともに、これらの実施をユーザに促したりする。これらは、あくまで複写を実行した場合にカウンタが実行されるものであり、複写機を停止した状態ではカウンタは実行されない。紙幣判定部38については、紙幣の画像パターン等から認識を行なうために、新紙幣が発行された場合には認識用の基準パターンを変更しないと、新札を紙幣と認識しない。したがって、新紙幣の発行前に新紙幣に未対応の複写機を購入すれば、新紙幣発行後に何等の制限無く紙幣偽造が可能となる。このような場合には、前述のメンテナンス用カウンタ等を用いて、新紙幣に対応しているかどうか、あるいは購入から一定時間が経過しているかといったことを判定することは不可能である。図46は本発明を実施した回路構成の一例である。図中86のクロック、87の電池以外はこれまでの実施例と同じものである。クロック86は電池87により常に動作しており、複写機が組み立てられてからの時間を例えば1秒単位でカウントしている。CPU41は、クロックの現在値が2カ月以上であれば複写を禁止する。通常なら一定時間でメンテナンスサービスが実行されるため、その際にクロックをリセットすれば、クロックによる複写禁止は発生しない。新紙幣が発行される場合には、メンテナンスと同時に新紙幣対応の紙幣判定部38に交換すればよい。

【0092】上述のような、新紙幣に未対応の複写機を放置しておいたような場合には、サービスマンによるリセットが実行されないかぎり複写が行なえないために、

新紙幣に未対応な複写機でも紙幣偽造に対してかなりの制限を付けることが可能となる。また、新紙幣が発行される際の新紙幣未対応機による偽造だけでなく、請求項1等で述べた偽造に対するプロテクトを改造によって無効とされることがあった場合でも、一定期間毎にサービスマンのチェックを必要とするために、その際に改造が発見されるか、あるいは大量複写を不可能にすることができる。

【0093】その他本発明は、上記しかつ図面に示した実施例のみに限定されるものではなく、要旨を逸脱しない範囲内で適宜変形して実施できることは勿論である。

【0094】

【発明の効果】請求項1の発明の複写機によれば、判定手段部からの装着状態信号を、回路やコネクタのショート等では容易に作成できないようにすることができる。判定手段部を動作不能とし、偽信号によって偽造防止機能を停止させた状態で複写を実行するといった悪用を防ぐことが可能となる。

【0095】請求項2の発明の複写機によれば、測定器などによって、判定手段部の装着確認信号が容易に解析できないようにすることができる。疑似的に判定手段部が装着されているとするような装置を作成することが困難となり、不正行為の防止がより強固となる。

【0096】請求項3の発明の複写機によれば、制御手段部からの信号と、判定手段部から返される信号とが異なる信号となるようにすることで、測定器などによって、判定手段部の装着確認信号が容易に解析できないようにすることができる。疑似的に判定手段部が装着されているとするような装置や信号を作成することが困難となり、不正行為の防止がより強固となる。

【0097】請求項4の発明の複写機によれば、時間的な遅延を利用することにより、簡単な装置では疑似的な装着信号を作れないようにすること、および、少ない信号線でも装着確認動作を実行できるようにすることができる。より少ない回路とコストで、不正行為の防止が可能となる。

【0098】請求項5の発明の複写機によれば、判定手段部を装着した状態であっても、判定手段部から制御手段部への判定結果信号だけを妨害することが不可能な複写機を提供することができる。また、装着状態の検知のための回路を減らすことができる。これにより、より少ない回路とコストで不正複写を防止することが可能となる。

【0099】請求項6の発明の複写機によれば、複写動作中に判定の妨害が行なわれた場合でも、不正複写の防止が可能な複写機を提供することができる。これにより、より確実に不正複写防止が可能となる。

【0100】請求項7の発明の画像形成装置によれば、判定手段部に入力される画像信号と、画像処理手段部や印刷手段部の入力となる画像信号が同一のものであるこ

とを保証することができる。判定手段部に入力された画像信号と判定手段部から画像処理手段部、印刷手段部に供給することによりこれを保証する。

【0101】請求項8の発明の画像形成装置によれば、判定手段部へ入力される画像信号に、その認識を妨害するような操作が成された場合に、形成される画像自体が影響を受け、正常な画像が得られなくすることで複写機的不正使用を防止する。これにより、判定手段部を未装着状態で使用することを防止するとともに、画像形成に用いる画像信号と判定に用いる画像信号とを異ならせることによって判定を誤らせるといった不正使用を防止できる。

【0102】請求項9の発明の画像形成装置によれば、請求項8のプロテクトが容易に解除されないようにすることができる。比較的単純な方法で、より防止機能を高められる。

【0103】請求項10の発明の画像形成装置によれば、電源を切った状態で判定手段部を不作動とするような操作が実行されるのを防止する。これによって、基板等の改変によって種々のプロテクトを回避しようとしても、基板の改変を実行した時点で不正複写を防止できる。又不正使用を行なおうとしている者に容易に解除できない機能を提供する。これによって試行錯誤によって基板等を改変することは不可能となり、紙幣偽造防止がより強固となる。

【0104】請求項11の発明の画像形成装置によれば、紙幣デザインの変更や新紙幣の発行によって、紙幣偽造防止機能が働かなくなる場合であっても、新紙幣の複写が短期間しかできないか、あるいはまったくできないようにする。これによって、新紙幣発行によって偽造防止能力がなくなった複写機が、長期間に渡って使用されるといった問題点が回避できる。

【図面の簡単な説明】

【図1】本発明の複写機の断面図である。

【図2】本発明装置の構成図である。

【図3】本発明の動作を示すフローチャートである。

【図4】本発明の動作を示すフローチャートである。

【図5】本発明の実施例のタイミングチャートである。

【図6】本発明装置の構成図である。

【図7】本発明の動作を示すフローチャートである。

【図8】本発明の動作を示すフローチャートである。

【図9】本発明の実施例の説明図である。

【図10】本発明の実施例のヒストグラムである。

【図11】本発明の実施例のヒストグラムである。

【図12】紙幣認識部のブロック図である。

【図13】パーセプトロンの1例を示す図である。

【図14】本発明の動作を示すフローチャートである。


【図15】本発明の動作を示すフローチャートである。

【図16】本発明の実施例のタイミングチャートである。

29

- 【図17】本発明の動作を示すフローチャートである。
 【図18】本発明の動作を示すフローチャートである。
 【図19】本発明の動作を示すフローチャートである。
 【図20】本発明の動作を示すフローチャートである。
 【図21】本発明の実施例のタイミングチャートである。
 【図22】本発明の動作を示すフローチャートである。
 【図23】本発明の動作を示すフローチャートである。
 【図24】本発明の実施例の説明図である。
 【図25】本発明の実施例の説明図である。
 【図26】本発明の動作を示すフローチャートである。
 【図27】本発明の動作を示すフローチャートである。
 【図28】本発明の実施例のタイミングチャートである。
 【図29】本発明の動作を示すフローチャートである。
 【図30】本発明の動作を示すフローチャートである。
 【図31】本発明装置の構成図である。
 【図32】本発明の動作を示すフローチャートである。
 【図33】本発明の動作を示すフローチャートである。
 【図34】本発明の動作を示すフローチャートである。
 【図35】本発明の動作を示すフローチャートである。
 【図36】本発明の動作を示すフローチャートである。
 【図37】本発明の動作を示すフローチャートである。
 【図38】本発明の実施例のタイミングチャートである。
 【図39】本発明装置の構成図である。
 【図40】本発明の動作を示すフローチャートである。
 【図41】本発明の動作を示すフローチャートである。
 【図42】本発明の実施例のタイミングチャートである。
 【図43】本発明装置の構成図である。
 【図44】a) 本発明の実施例の説明図である。
 b) 本発明の実施例の説明図である。
 c) 本発明の実施例の説明図である。
 【図45】本発明装置の構成図である。
 【図46】本発明装置の構成図である。
 【図47】入力データ/出力データを示す図である。

【図5】




30

- 【図48】入力データ/出力データを示す図である。
 【図49】基板の取付を示す斜視図である。
 【図50】本発明装置の構成図である。

【符号の説明】

- 1 ランプユニット
 2 ミラー
 3 ミラー
 4 ミラー
 5 レンズユニット
 10 6 CCDセンサ
 7 レーザードライバユニット
 8 ミラー
 9 ミラー
 10 感光体ドラム
 11 ブラック現像槽
 12 イエロー原像槽
 13 マゼンタ原像槽
 14 シアン原像槽
 15 除電ランプ
 20 16 帯電チャージャ
 17 転写ベルト
 31 定着部
 32 排出ローラ
 38 紙幣判定部
 40 プロセス制御部
 41 CPU (プロセス制御部側)
 42 ROM (プロセス制御部側)
 43 RAM (プロセス制御部側)
 44 I/O (プロセス制御部側)
 30 48 CPU (紙幣判定部側)
 49 ROM (紙幣判定部側)
 50 RAM (紙幣判定部側)
 51 I/O (紙幣判定部側)
 57 スキャナーユニット
 64 CCD駆動・信号処理回路
 90 複写機本体
 91 原稿載置台


【図9】




【図24】

t1	COUNT
1	35
2	29
3	41
⋮	⋮
99	18
100	21

【図1】




【図4】




紙幣判定部


【図6】




【図2】



【図3】




【図8】



紙幣判定部

【図18】




紙幣判定部

【図25】


送信	受信
0h	A2h
1h	35h
2h	29h
:	:
FEh	18h
FFh	2Bh

【図7】




プロセス制御部


【図10】




【図11】



【図12】




【図14】




プロセス制御部

【図23】




紙幣判定部

【図49】




【図17】





プロセス制御部

【図27】




紙幣判定部


【図 30】




【図21】




【図28】



【図32】




【図22】




プロセス制御部


【図34】




【図26】




【図29】




【図31】




【図33】




【図38】




【図35】




【図42】




【図36】



【図37】




【図44】




[illegible]


【図40】




【図41】




【図43】



【図45】



【図46】



【図47】

t	入力データ	r0	r1	r2	r3	r4	r5	r6	r7	出力データ
1	30	01	01	01	01	01	01	01	01	00
2	31	31	01	01	01	01	01	01	01	00
3	32	30	31	01	01	01	01	01	01	00
4	33	33	30	01	01	01	01	01	01	00
5	34	32	33	00	31	01	01	01	01	30
6	35	05	32	03	30	31	01	01	01	31
7	36	05	05	02	33	30	31	01	01	32
8	37	05	05	05	32	33	30	31	01	33
9	38	05	05	05	05	32	33	30	31	34
10	39	3d	05	05	05	05	32	33	30	35
11	3a	3e	3d	05	05	05	05	32	33	36
12	3b	3f	3e	0d	05	05	05	05	32	37
13	3c	3e	3f	0e	3d	05	05	05	05	38
14	3d	01	3e	0f	3e	3d	05	05	05	39
15	3e	01	01	0e	3f	3e	3d	05	05	3a
16	3f	01	01	01	3e	3f	3e	3d	05	3b

【図48】

t	入力データ	r0	r1	r2	r3	r4	r5	r6	r7	出力データ
1	30	01	01	01	01	01	01	01	01	31
2	31	31	01	01	01	30	01	01	01	30
3	32	30	31	01	01	31	30	01	01	33
4	33	33	30	01	01	32	31	30	01	32
5	34	32	33	00	31	33	32	31	30	04
6	35	05	32	03	30	34	33	32	31	04
7	36	05	05	02	33	35	34	33	32	04
8	37	05	05	05	32	36	35	34	33	04
9	38	05	05	05	05	37	36	35	34	0e
10	39	3d	05	05	05	38	37	36	35	0e
11	3a	3e	3d	05	05	39	38	37	36	0e
12	3b	3f	3e	0d	05	3a	39	38	37	0e
13	3c	3e	3f	0e	3d	3b	3a	39	38	04
14	3d	01	3e	0f	3e	3c	3b	3a	39	04
15	3e	01	01	0e	3f	3d	3e	3b	3a	04
16	3f	01	01	01	3e	3e	3d	3c	3b	04

【図50】

